Japanese Utility Model Application Laid-Open No. 62-190342

Claim:

A flexible wiring board mountable on a semiconductor element which includes bumps formed thereon at positions corresponding to the electrode pads of said semiconductor element to be mounted on the board, said flexible wiring board being characterized by a spacer which is formed on said board at a position corresponding to at least the edge of said semiconductor element.

69日本国特許庁(JP)

①実用新案出職公開

⊕ 公開実用新案公報(U)

昭62-190342

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和62年(1987)12月3日

H 01 L 21/60 H 05 K 1/18 6918-5F L-6736-5F

客査請求 未請求 (全 頁)

❷考案の名称

半導体素子搭載用フレキシブル配線基板

⊕実 顧 昭61-78042

❷出 顧 昭61(1986)5月26日

份考 案 者 鈴 木

慰 八王子市石川町2951番地の5 カシオ**計算機株式会社**八王

于研究所内

⑪出 顧 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

砂代 理 人 弁理士 町田 俊正

5町辨 (印理 (企业)

明 細 書

1、考案の名称

半導体素子搭載用フレキシブル配線基板

2、実用新案登録請求の範囲

搭載される半導体素子の電極パッドと対応する 位置にバンプの形成された半導体素子搭載用フレ キシブル配線基板において、

少なくとも前記半導体素子のエッジ部と対応する部分にスペーサを設けたことを特徴とする半導体素子搭載用フレキシブル配線基板。

3、考案の詳細な説明

[考案の技術分野]

この考案は半導体素子搭載用のフレキシブル配 級基板に関する。

[従来技術とその問題点]

従来、半導体案子をフレキシブルな配線基板に

搭載する場合には、第4図から第6図に示すようにして搭載している。即ち第4図に示すように、予め、配級基板1の下面に銅箔等の導電膜を形成し、この将電膜をエッチング処理およびハーフェッチング処理することにより、導電膜と同じによったいで、突起電極)2と、それよりも薄い配線パターン3とを形成する。

この後、第5図に示すように、配線基板1の下側に導電異方性接着削層4を介して半導体案子5を配置した状態で両者を押圧することにより、配線がファド6を電気的に接続して取り付けて取り付ける。この場合、導電異方性接着削層4は半導体である。当場体第子5はその上面にかかったものを設けるかしたものを設けるかしたものを設けられているととりに動化プッド6を除く部分に酸化シリコン(Si0z)等からなる絶縁性の保護膜7が設けられている。

しかしながら、配線基板1に半導体素子5を搭載するときに、半導体素子5のエッジ部5 a と対応する部分の保護膜7が欠けているような場合には、この欠けた部分に導電異方性接着制層4が押し付けられるので、この導電異方性接着制層4を介して半導体素子5のエッジ部5 a と配線基板1の配線パターン3とがショートする危険性がある。


そのため、従来は配線パターン3に絶縁コートを施すか、あるいは第6図に示すように、半導体来子5を配線基板1に接続する前、もしくは接続中に半導体来子5のエッジ部5 a が配線基板1の配線パターン3に接触しないように、フレキシブルな配線基板1を屈曲させた状態で、両者を押えが極めて接続する必要がある。その欠点があった。

[考案の目的]


この考案は上述した事情に鑑みてなされたもの で、その目的とするところは、簡単な構造で、容


Nummer: Int. Cl.⁷: Offenlegungstag:


DE 199 43 877 A1 B 65 D 81/32 15. März 2001




Nummer: Int. Cl.⁷: Offenlegungstag: DE 199 43 877 A1 B 65 D 81/32 15. März 2001









DE 19943 87/32 B 65 D 81/32 15. März 2001 Nummer: Int. Cl.⁷: Offenlegungstag:

可*添*()

ブ2と回時に成形したが、この考案はこれに限らず、別々に形成しても良く、また材質もバンブ 2等と同じものである必要はない。

[考案の効果]

以上詳細に説明したように、この考案の半導体素子搭載用フレキシブル配線基板によれば、フウェンブル配線基板上の少なくとも半導体素子ので、合きな構造で、容易に半導体素子と配線を接続することができ、かつ半導体を安全を接続することができるという利点がある。

4、 図面の簡単な説明

第1図から第3図はこの考案の一実施例を示し、第1図は配線基板の要部底面図、第2図はそのA-A断面図、第3図は配線基板に半導体素子を接続した状態の断面図、第4図から第6図は従来例を示し、第4図はその配線基板の断面図、



第5 図は配線基板に半導体案子を接続した状態の 断面図、第6 図は他の接続状態を示す断面図であ る。


1 ······ 配線 基板、 2 ······· バンプ、 3 ······ 配線 パターン、 5 ·····・半導体来子、 6 ·····・電極パッド、 1 0 ······ スペーサ。

実用新案登録出願人 カシオ計算機株式会社


代理人 弁理士 ■

町 田 俊

正町辨 民四部 即於世




第 1 図 配線基板の要部成面図





実際62-190342

出 願 人 カシオ計算機株式会社 代理 人 弁理士 町 田 後 正




第 3 図 配線を板に半鼻体素子を 搭載した状態の断面図





第 5 図 株本の配額基板に半身体を3を 搭載した収態の断面図



出願人 カシオ計算機株式会社 代理人 弁理士 町 印度・正

69日本国特許庁(JP)

0 実用新案出顧公開

母公開実用新案公報(U)

昭62-190342

@Int_CI_4

識別記号

庁内整理番号

❷公開 昭和62年(1987)12月3日

H 01 L 21/60 H 05 K 1/18 6918-5F L-6736-5F

審査請求 未請求 (全 頁)

❷考案の名称

半導体素子搭載用フレキシブル配線基板

②実 顧 昭61-78042

❷出 顧 昭61(1986)5月26日

母考 窦 者 给 木

シ 八王子市石川町2951番地の5 カシオ計算機株式会社八王

于研究所内

の出 関 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

砂代 理 人 弁理士 町田 俊正

搭載する場合には、第4図から第6図に示すようにして搭載している。即ち第4図に示すように、予め、配線基板1の下面に銅箔等の導電膜を形成し、この将電膜をエッチング処理およびハーフェッチング処理することにより、導電膜と同じ厚さのバンプ(突起電極)2と、それよりも薄い配線パターン3とを形成する。

この後、第5図に示すように、配線基板1の下側に導電異方性接着削層4を介して半導体素子5を配置した状態で両者を押圧することにより、配線基板1の突出したパンプ2に半導体素子5の電板パッド6を電気的に接続して取り付けずかる。この場合、導電異方性接着削層4は半導かる。この場合、導電異方性接着削層4は半導かるの上面に塗布、印刷等により形成されるのようのはシート状のものを設けるかしたものようなのはシート状のものを設けるかしたの金属がッド6が設けられているととりにある。半導体素子5はその上面にアルミ等の金属からなる電板パッド6を除く部分に酸化シリコン(SiOz)等からなる絶縁性の保護膜7が設けられている。

易に半導体素子と配線基板とを接続することができ、かつ半導体素子のエッジ部と配線基板の配線パターンとのショートを確実に防止することができる半導体素子搭載用フレキシブル配線基板を提供することにある。

[考案の要点]

この考案は上述した目的を達成するために、フレキシブル配線基板上の少なくとも半導体案子のエッジ部と対応する部分にスペーサを設け、半導体案子のエッジ部と配線パターンとのショートを確実に防止することができるようにしたものである。

[实施例]

以下、第1図から第3図を参照して、この考案の一実施例を説明する。この場合、上述した従来例と同一部分には同一符号を付じ、その説明は省略する。

第1図および第2図は配線基板を示す。この配



するだけで良い。すると、半導体素子 5 の電極パッド 6 と配線基板 1 のパンプ 2 とが接続される。この場合、仮に半導体素子 5 の上面に形成された絶縁膜 7 のうち、エッジ部 5 a と対応する部分の絶縁膜 7 が欠けていて、この欠けた部分にするの欠けたが欠けていて、この欠けた部分にある。世接着剤 4 が配線パターン 3 に接触してショートすることがない。即ちいてスペーサ 1 0 が配線パターン 3 よりも厚く、したもとはパターン 3 およびパンプ 2 等のいずれにも接せず、それぞれ独立しているからである。

しかるに、上記のような配線基板1によれば、スペーサ10を設けるだけの極めて簡単な構造で、かつ導電異方性接着剤4を介して配線基板1と半導体来子5とを相互に押圧するだけで、確実かつ容易に両者を接続することができる。特に、スペーサ10は配線基板1にパンプ2と同時に形成することができるので、その製作が極めて簡単であり、安価に製作することができる。

なお、上述した実施例ではスペーサ10をパン


第5 図は配線基板に半導体案子を接続した状態の 断面図、第6 図は他の接続状態を示す断面図であ

1 ······ 配線 基板、 2 ······· パンプ、 3 ······ 配線 パターン、 5 ·····・・半導体来子、 6 ·····・電標パッド、 1 0 ·····・スペーサ。


る.

実用新家登録出願人 カシオ計算機株式会社


代理人 弁理士 町 田 俊 耳陀印語 印於士




第 3 図 配線を板に半鼻体素を 搭載した状態の断面図



第 4 図 従来の配線基板の断面図



第 5 図 従来の配鞭基板に半身体至3を 搭載いた収態の断面図



他の從來例在示可图

407 1949 - 1940 4 **2**

出願人 カシオ計算機株式会社 代理人 弁理士 町 印度・正